日立製作所は6月15日、量子コンピュータ分野で先行するアニーリングマシンにおいて、量子のふるまいを半導体のCMOS回路で擬似的に再現した新型コンピュータ「CMOSアニーリングマシン」を開発し、8月からパートナー向けにクラウドサービスとして公開することを発表した。同マシンは、CMOSアニーリングチップ(FPGA)を25枚接続することにより、世界最大規模となる10万2400パラメータ(10万2400量子ビットに相当)の問題に対応できる。

 同社は2015年2月、2万480ビットに対応した専用チップの試作に成功したが、製品化では5月にサービスを開始した富士通のアニーリングマシン「デジタルアニーラ」に先を越されていた。そこで、一つのチップのビット数を増やすのではなく、スケーラブルに大規模化することを模索。約2000ビットのデジタルアニーラを大幅に超えるかたちで、今回の発表に至った。

 CMOSアニーリングチップは、25枚で10万2400ビットとしていることから、1枚あたり4096ビットとなる。デジタルアニーラは、年内に8000ビットのチップの提供を開始する予定であり、並列接続によって100万ビット規模を実現することを公表している。ちなみに、アニーリングマシンは、ビット数(パラメータ数)のほか、「ノード結合」や「精度」などもマシン性能を表す重要な指標となるが、同社が今回公表したのはビット数のみ。今後に発表される情報に要注目である。